rst输出是这样的。clk1时，J和K的姿态锁存到G5和G6，因为此时G9为0，后面的电路被锁定，所以G5和G6的状态不会传递到后面的电路，clk0时，G7G8的门会关闭，JK状态无法传输，而G9会打开后门，此时G5和G6的状态会传输到G1G2，哦，放大时间轴后可以看到，clk从01开始对角上升，阈值设置为0.5。那么当clk>0.5时，Jk状态会转移到G7G8G5G6，但是会转移到下面的G3G4G1G2吗。
1、stm8s003外部晶振怎么设置哪些寄存器void clk _ Config(void){ CLK > SWCR | 0x 02；//打开开关CLK > SW r0 XB 4；//选择外部12 m while时钟((clk > swcr。